mirror of
https://github.com/supleed2/ELEC50010-IAC-CW.git
synced 2024-11-10 01:35:49 +00:00
added load instructions
This commit is contained in:
parent
1bf7b5d40e
commit
47e0f42f92
|
@ -34,15 +34,27 @@ LUI $4,0xAAAA
|
||||||
AND $2,$4,$5
|
AND $2,$4,$5
|
||||||
JR $0
|
JR $0
|
||||||
|
|
||||||
|
3405cccc
|
||||||
|
3c05cccc
|
||||||
|
3404aaaa
|
||||||
|
3c04aaaa
|
||||||
|
00851024
|
||||||
|
00000008
|
||||||
|
|
||||||
register_v0 = 0x88888888
|
register_v0 = 0x88888888
|
||||||
|
|
||||||
==ANDI Bitwise and immediate==
|
==ANDI Bitwise and immediate==
|
||||||
|
|
||||||
ORI $4,$0,0xAAAA
|
ORI $4,$0,0xAAAA
|
||||||
LUI $4,0xAAAA
|
LUI $4,0xAAAA
|
||||||
ANDI $2,$4,0xCCCC
|
ANDI $2,$4,0xCCCC
|
||||||
JR $0
|
JR $0
|
||||||
|
|
||||||
|
3404aaaa
|
||||||
|
3c04aaaa
|
||||||
|
3082cccc
|
||||||
|
00000008
|
||||||
|
|
||||||
register_v0 = 0x00008888
|
register_v0 = 0x00008888
|
||||||
|
|
||||||
==BEQ Branch on equal==
|
==BEQ Branch on equal==
|
||||||
|
@ -223,18 +235,34 @@ MFLO $5
|
||||||
ADDU $2,$4,$5
|
ADDU $2,$4,$5
|
||||||
JR $0
|
JR $0
|
||||||
|
|
||||||
|
34040003
|
||||||
|
34050009
|
||||||
|
00A4001A
|
||||||
|
00002010
|
||||||
|
00002812
|
||||||
|
00851021
|
||||||
|
00000008
|
||||||
|
|
||||||
register_v0 = 3
|
register_v0 = 3
|
||||||
|
|
||||||
==DIVU Divide unsigned== //May need other testcases for -ve/+ve, -ve/-ve
|
==DIVU Divide unsigned== //May need other testcases for -ve/+ve, -ve/-ve
|
||||||
|
|
||||||
LUI $4,0x8000
|
LUI $4,0x8000
|
||||||
ORI $5,$0,2
|
ORI $5,$0,2
|
||||||
DIV $4,$5
|
DIVU $4,$5
|
||||||
MFHI $4
|
MFHI $4
|
||||||
MFLO $5
|
MFLO $5
|
||||||
ADDU $2,$4,$5
|
ADDU $2,$4,$5
|
||||||
JR $0
|
JR $0
|
||||||
|
|
||||||
|
34048000
|
||||||
|
34050002
|
||||||
|
0085001B
|
||||||
|
00002010
|
||||||
|
00002812
|
||||||
|
00851021
|
||||||
|
00000008
|
||||||
|
|
||||||
register_v0 = 0x40000000
|
register_v0 = 0x40000000
|
||||||
|
|
||||||
==J Jump==
|
==J Jump==
|
||||||
|
@ -277,7 +305,6 @@ JR $4
|
||||||
34020001
|
34020001
|
||||||
00800008
|
00800008
|
||||||
|
|
||||||
|
|
||||||
register_v0 = 2
|
register_v0 = 2
|
||||||
|
|
||||||
==JAL Jump and link==
|
==JAL Jump and link==
|
||||||
|
@ -321,14 +348,154 @@ JR $0
|
||||||
|
|
||||||
register_v0 = 1
|
register_v0 = 1
|
||||||
|
|
||||||
LB Load byte
|
==LB Load byte==
|
||||||
LBU Load byte unsigned
|
|
||||||
LH Load half-word
|
ORI $4,$0,0x1003
|
||||||
LHU Load half-word unsigned
|
LB $2,3($4)
|
||||||
LUI Load upper immediate
|
JR $0
|
||||||
LW Load word
|
|
||||||
LWL Load word left
|
-Instruction Hex
|
||||||
LWR Load word right
|
|
||||||
|
34041003
|
||||||
|
80820003
|
||||||
|
00000008
|
||||||
|
|
||||||
|
-Memory Hex
|
||||||
|
|
||||||
|
00000000
|
||||||
|
008A0000
|
||||||
|
|
||||||
|
register_v0 = 0xFFFFFF8A
|
||||||
|
|
||||||
|
==LBU Load byte unsigned==
|
||||||
|
|
||||||
|
ORI $4,$0,0x1003
|
||||||
|
LBU $2,3($4)
|
||||||
|
JR $0
|
||||||
|
|
||||||
|
-Instruction Hex
|
||||||
|
|
||||||
|
34041003
|
||||||
|
90820003
|
||||||
|
00000008
|
||||||
|
|
||||||
|
-Memory Hex
|
||||||
|
|
||||||
|
00000000
|
||||||
|
008A0000
|
||||||
|
|
||||||
|
register_v0 = 0x0000008A
|
||||||
|
|
||||||
|
==LH Load half-word==
|
||||||
|
|
||||||
|
ORI $4,$0,0x1003
|
||||||
|
LH $2,4($4)
|
||||||
|
JR $0
|
||||||
|
|
||||||
|
-Instruction Hex
|
||||||
|
|
||||||
|
34041003
|
||||||
|
84820004
|
||||||
|
00000008
|
||||||
|
|
||||||
|
-Memory Hex
|
||||||
|
|
||||||
|
00000000
|
||||||
|
00008123
|
||||||
|
|
||||||
|
register_v0 = 0xFFFF8123
|
||||||
|
|
||||||
|
==LHU Load half-word unsigned==
|
||||||
|
|
||||||
|
ORI $4,$0,0x1003
|
||||||
|
LHU $2,4($4)
|
||||||
|
JR $0
|
||||||
|
|
||||||
|
-Instruction Hex
|
||||||
|
|
||||||
|
34041003
|
||||||
|
94820004
|
||||||
|
00000008
|
||||||
|
|
||||||
|
-Memory Hex
|
||||||
|
|
||||||
|
00000000
|
||||||
|
00008123
|
||||||
|
|
||||||
|
register_v0 = 0x00008123
|
||||||
|
|
||||||
|
==LUI Load upper immediate==
|
||||||
|
|
||||||
|
ORI $2,$0,0x5678
|
||||||
|
LUI $2,0x1234
|
||||||
|
JR $0
|
||||||
|
|
||||||
|
34045678
|
||||||
|
3C021234
|
||||||
|
00000008
|
||||||
|
|
||||||
|
register_v0 = 0x12345678
|
||||||
|
|
||||||
|
==LW Load word==
|
||||||
|
|
||||||
|
ORI $4,$0,0x1002
|
||||||
|
LW $2, 2($4)
|
||||||
|
JR $0
|
||||||
|
|
||||||
|
-Instruction Hex
|
||||||
|
|
||||||
|
34041002
|
||||||
|
8C820002
|
||||||
|
00000008
|
||||||
|
|
||||||
|
-Memory Hex
|
||||||
|
|
||||||
|
00000000
|
||||||
|
12345678
|
||||||
|
|
||||||
|
register_v0 = 0x12345678
|
||||||
|
|
||||||
|
==LWL Load word left==
|
||||||
|
|
||||||
|
ORI $4,$0,0x1003
|
||||||
|
ORI $2,$0,0x5678
|
||||||
|
LWL $2,3($4)
|
||||||
|
JR $0
|
||||||
|
|
||||||
|
-Instruction Hex
|
||||||
|
|
||||||
|
34041003
|
||||||
|
34025678
|
||||||
|
88820003
|
||||||
|
00000008
|
||||||
|
|
||||||
|
-Memory Hex
|
||||||
|
|
||||||
|
00000000
|
||||||
|
AAAA1234
|
||||||
|
|
||||||
|
register_v0 = 0x12345678
|
||||||
|
|
||||||
|
==LWR Load word right==
|
||||||
|
|
||||||
|
ORI $4,$0,0x1003
|
||||||
|
LUI $2,0x1234
|
||||||
|
LWR $2,2($4)
|
||||||
|
JR $0
|
||||||
|
|
||||||
|
-Instruction Hex
|
||||||
|
|
||||||
|
34041003
|
||||||
|
3C021234
|
||||||
|
98820002
|
||||||
|
00000008
|
||||||
|
|
||||||
|
-Memory Hex
|
||||||
|
|
||||||
|
00000000
|
||||||
|
5678AAAA
|
||||||
|
|
||||||
|
register_v0 = 0x12345678
|
||||||
|
|
||||||
// DIVU Divide unsigned
|
// DIVU Divide unsigned
|
||||||
|
|
||||||
|
|
Loading…
Reference in a new issue